|
序号
|
课
程 名
称 |
培
训 目
标 |
最近开课时间
|
学
期 |
|
芯片、集成电路设计系列培训班
|
D1 |
大型RISC处理器设计培训班 |
大型RISC处理器设计培训 |
2024年11月18日 |
5天；
30学时 |
D2 |
ADC/DAC培训班 |
本课程讲授数据转换器的特性、结构、组成单元、设计要点、校准技术、低功耗设计技术以及设计实例等内容，通过本课程的学习，可以基本掌握数据转换器的设计原理、设计方法、关键电路设计点等，提高数据转换器设计的一次成功率。 |
2024年11月18日 |
5天；
30学时 |
D3 |
RTL code与SOC关键技术培训班 |
“RTL code与SOC关键技术”课程为数字集成电路前端设计的专题进阶类课程，内容包含SOC设计、RTL代码风格、RTL code与VLSI体系架构、专题针对性LAB等内容；并在此基础上讲授提高设计效率、电路调试技巧以及电路优化等高级话题。帮助学员掌握基于SYNOPSY EDA TOOLS构成的完整ASIC设计流程。通过本课程的学习，学员能够熟悉典型数字SOC设计，RTL代码风格编写，并具备中级以上的数字电路设计水平。 |
2024年11月18日 |
5天；
30学时 |
D4 |
数字集成电路前端多时钟设计专题班 |
本次课程讲授PLL原理，结构，应用，各功能模块以及顶层具体实现方案。通过本课程培训，学员可以掌握PLL的设计流程，并且能够按照设计指标要求，实现PLL的设计与仿真，掌握PLL中关键模块的设计方法以及提高性能的具体方案。 |
2024年11月18日 |
5天；
30学时 |
D5 |
PLL设计实战提高班 |
本次课程讲授PLL原理，结构，应用，各功能模块以及顶层具体实现方案。通过本课程培训，学员可以掌握PLL的设计流程，并且能够按照设计指标要求，实现PLL的设计与仿真，掌握PLL中关键模块的设计方法以及提高性能的具体方案。 |
2024年11月18日 |
5天；
30学时 |
D6 |
模拟高级培训班 |
模拟高级培训 |
2024年11月18日 |
5天；
30学时 |
|
数字设计初、中级培训班 |
数字设计初、中级培训 |
2024年11月18日 |
5天；
30学时 |
D7 |
数字设计高级培训班 |
本课程将向学生提供集成电路设计的理论与实例相结合的培养训练，讲述包括电路设计与仿真、版图设计和验证以及寄生参数提取的完整全定制集成电路设计流程以及CADENCE与IC制造厂商的工艺库配合等内容。通过系统的理论学习与上机实践，学生可掌握集成电路设计流程以及各阶段所使用的工具，并能进行集成电路的设计工作。 |
2024年11月18日 |
5天；
30学时 |
D8 |
数字IC前端设计高级培训班 |
本课程讲授基于Synopsys EDA tools构成的ASIC/SOC数字电路前端开发流程，授课内容包括电路开发前期的系统定义、功能划分、RTL代码编写技巧、验证平台TestBench编写技巧、电路仿真技巧、ASIC综合技术、ASIC静态时序分析技术、DFT设计等。学员通过运用数字逻辑、硬件描述语言完成一个中等规模的专题项目设计，在课程过程中掌握数字集成电路的coding、仿真、综合、静态时序分析、可测性设计、一致性验证等一系列数字电路前端流程中的设计技巧，最终使学员达到能独立完成中等规模电路模块的前端设计水平。 |
2024年11月18日 |
5天；
30学时 |
D9 |
Synopsys 软件培训班（上） |
本课程可帮助IC工程师进一步全面系统地理解IC设计概念与方法。培训将采用Synopsys公司相关领域的培训教材，培训方式以讲课和实验穿插进行。Synopsys Formality;Synopsys Prime Time 1；Synopsys Prime Time 2；TetraMAX 1；TetraMAX 2: DSMTest ATPG |
2024年11月18日 |
5天；
30学时 |
D10 |
Synopsys 软件培训班（下） |
DFT Compiler 1;HSPICE Essentials;HSPICE Advanced Topics;Design Compiler 1;Lynx Design System;Specman Elite Basics for Verification Environment Users |
2024年11月18日 |
5天；
30学时 |
D11 |
集成电路版图设计师中、高级培训班 |
集成电路工艺制造;集成电路设计EDA软件;芯片物理结构分析;版图编辑;逻辑分析;物理验证;芯片物理结构分析;版图编辑 |
2024年11月18日 |
5天；
30学时 |
D12 |
CPU源代码分析与芯片设计及Linux移植 |
全面系统地讲解了CPU的芯片设计技术。书中详细分析了开放源代码32位RISC CPU（or1200）的源代码、编译器的移植、Linux操作系统的移植，介绍了CPU源代码在FPGA上的实现方法，说明了CPU芯片的全定制设计方法。 |
2024年11月18日 |
5天；
30学时 |
D13 |
聚焦离子束（FIB）技术在芯片设计及加工过程中的应用 |
聚焦离子束（FIB）技术在芯片设计及加工过程中的应用 |
2024年11月18日 |
5天；
30学时 |
D14 |
SpringSof/tLaker模拟与混合信号版图设计培训 |
SpringSof/tLaker模拟与混合信号版图设计培训 |
2024年11月18日 |
5天；
30学时 |
D15 |
先进IC设计技术培训班 |
先进IC设计技术培训 |
2024年11月18日 |
5天；
30学时 |
D16 |
Cadence纳米集成电路设计新技术培训班 |
Cadence纳米集成电路设计新技术培训班 |
2024年11月18日 |
5天；
30学时 |
D17 |
集成电路设计验证与失效分析案例 |
集成电路设计验证与失效分析案例 |
2024年11月18日 |
5天；
30学时 |
D18 |
IC版图设计中EDA工具定制应用 |
IC版图设计中EDA工具定制应用 |
2024年11月18日 |
5天；
30学时 |
D19 |
IC 测试培训班 |
IC 测试培训 |
2024年11月18日 |
5天；
30学时 |
D20 |
集成电路设计与验证（模块）培训班 |
采用IC设计理论与设计实例相结合的方法，讲授IC设计与仿真、版图设计与验证的完整全定制集成电路设计流程，包括Cadence Spectre-RF，ADE，AMS和Virtuoso设计环境，Cadence与IC制造厂商的工艺库配合等培训与上机实习。讲授深亚微米集成电路工艺与器件，CMOS基本单元和时序电路的设计与实例，射频集成电路（RFIC）设计相关的基本知识，无线通信系统收发信机结构，RFIC基本功能模块LNA、Mixer和VCO等的设计方法，RFIC设计实例。讲授基于Cadence平台的全定制IC设计流程，包括原理图仿真、版图设计和版图验证。 |
2024年11月18日 |
5天；
30学时 |
D21 |
Cadence Silicon Ensemble自动布局布线与VCS仿真 |
Cadence Silicon Ensemble自动布局布线与VCS仿真 |
2024年11月18日 |
5天；
30学时 |
D22 |
Synopsys Chip Synthesis设计逻辑综合与DFT Compiler培训 |
Synopsys Chip Synthesis设计逻辑综合与DFT Compiler培训 |
2024年11月18日 |
5天；
30学时 |
D23 |
Synopsys Prime Time静态时序分析与ModelSim高级仿真培训 |
Synopsys Prime Time静态时序分析与ModelSim高级仿真培训 |
2024年11月18日 |
5天；
30学时 |
D24 |
PrimeRail培训 |
PrimeRail培训 |
2024年11月18日 |
5天；
30学时 |
D25 |
“IC版图员”培训班 |
“IC版图员”培训 |
2024年11月18日 |
5天;
30学时 |
D26 |
集成电路前端及后端设计
|
集成电路前端及后端设计 |
2024年11月18日 |
5天;
30学时 |
D27 |
芯片设计、实现与FPGA验证 |
芯片设计、实现与FPGA验证 |
2024年11月18日 |
5天;
30学时 |
D28 |
电路设计
|
电路设计 |
2024年11月18日 |
5天;
30学时 |
首 页 
总部李老师
